

3 Addition avec anticipation de retenue

On définit les fonctions suivantes (dans le cas de l'addition de deux bits a_i et b_i) :

- la génération de retenue : $g_i = a_i \cdot b_i$;
- la propagation de retenue : $p_i = a_i \oplus b_i$;
- la retenue : $c_i = g_i + (p_i \cdot c_{i-1})$;
- la somme : $s_i = p_i \oplus c_{i-1}$.

On veut réaliser un additionneur 3 bits utilisant la méthode d'anticipation de retenue.

1 Donner les formules de s_0 , c_0 , s_1 , c_1 , s_2 et c_2 en fonction de g_0 , g_1 , g_2 , p_0 , p_1 , p_2 et c_e (c_e est la retenue provenant de l'étage précédent).

2 Compléter le schéma du circuit de la figure 1 et justifier le gain par rapport à l'additionneur parallèle classique.

